9月1日，在台北举行的SEMICON Taiwan 2026国际 半导体 展上，三星公布了新一代HBM及下一代存储架构的详细技术路线图，该技术路线图涵盖HBM5、zHBM及zNAND-O等多项先进技术，显示这家韩国内存巨头在AI基础设施内存市场的长期布局。

　　三星电子内存企划部企业副总裁Jangseok Choi 勾勒出了其“C.U.B.E”框架，表示该战略围绕四大核心优先事项展开：容量（Capacity）、利用率（Utilization）、带宽（Bandwidth）和能效（Efficiency）。该战略的核心在于：通过垂直内存扩展，在不增加 PCB 占用面积的前提下提升容量；采用优化的 3D 架构以降低延迟；用垂直高速通道取代水平数据路径；并在比特（bit）级别重点关注功耗效率与热管理。HBM5效能比HBM4E提升1倍，采用2nm制程

　　三星提出HBM5（高带宽存储）的目标是，相比HBM4E，性能提升一倍，每瓦性能提升20%，同时热阻降低20%。在工艺变化方面，基础芯片（Base Die）从 HBM4 和 HBM4E 所用的 4nm 工艺，升级为三星自研的 2nm 制程节点；堆叠层数选项也扩展至 12 层、16 层和 20 层。预计 2028 年前后进入量产。

　　近期，三星在 Hot Chips 2026 大会的 Advance Program 环节确认，公司正准备出货单引脚速率达 16 Gbps 的 HBM4E 内存。三星已经在2026年5月底向客户交付了12层样品。zHBM为颠覆性的垂直架构，预计量产在2029年之后

　　在会议上，三星宣布提出的zHBM 采用了一种更为激进的方案——不同于传统 HBM 将内存放置在加速器旁边，zHBM 将内存直接堆叠在处理器上方，从而缩短数据传输路径，实现更高的带宽和能效。

　　借助 zHBM，三星的目标是：原始性能达到 HBM4E 的 8倍，每瓦性能达到 HBM4E 的 3 倍，同时热阻降低 75%至90%。

　　在 FMS 2026 大会上，三星发布了业界首款 zHBM 概念模型，预计将在 2029 年之后推出这一全新架构。

　　重新思考 HBM 架构似乎已成为整个行业的发展方向。 英伟达 近期也发布了其自研的 NVHBM 定制内存方案，将内存控制器从计算芯片移至 HBM 的基础芯片（Base Die）中。

　　在 NAND 闪存方面，三星正在开发 zNAND-O，目标是在 2028 年提供样品。借助该技术，三星旨在实现相当于 DRAM 10倍的位密度、7 倍的读取带宽，同时保持与传统 NAND 相当的功耗效率。

　　值得一提的是，三星不能只盯着竞争对手 SK 海力士，因为中国存储巨头长江存储（YMTC）刚刚宣布了一项雄心勃勃的目标：在 2027 年底前超越三星和 SK 海力士。